Tải bản đầy đủ (.pdf) (147 trang)

Nghiên cứu đặc trưng sắt điện của màng micro nano BLT, PZT chế tạo bằng phương pháp dung dịch định hướng ứng dụng cho bộ nhớ sắt điện

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (4.52 MB, 147 trang )

Lời cảm ơn
Tôi xin chân thành bày tỏ lòng biết ơn sâu sắc nhất tới tập thể hƣớng dẫn, TS.
Bùi Nguyên Quốc Trình và PGS. TS. Phạm Đức Thắng, đã trực tiếp hƣớng dẫn tôi
hoàn thành quyển luận án này.
Tôi xin chân thành bày tỏ sự cám ơn tới các thầy, cô trong Khoa Vật lý kỹ
thuật và Công nghệ nanô, Trƣờng Đại học Công nghệ, Đại học Quốc gia Hà Nội, đã
tạo nhiều điều kiện và có những đóng góp quý báu cho tôi để tôi hoàn thiện luận án
của mình.
Tôi xin chân thành cám ơn TS. Lê Việt Cƣờng, ThS. Nguyễn Quang Hòa cùng
toàn thể các nghiên cứu sinh trong Khoa Vật lý kỹ thuật và Công nghệ nano,
Trƣờng Đại học Công nghệ, Đại học Quốc gia Hà Nội, đã giúp đỡ tôi hết sức nhiệt
tình trong thời gian tôi làm luận án.
Tôi xin chân thành cảm ơn bạn bè và đồng nghiệp, những ngƣời đã quan tâm,
ủng hộ và động viên tôi, tiếp thêm nghị lực cho tôi.
Cuối cùng tôi xin chân thành cảm ơn gia đình đã tin tƣởng tạo những điều kiện
thuận lợi nhất cho tôi trong suốt thời gian tôi làm nghiên cứu sinh.
Luận án này đƣợc sự hỗ trợ của: (1) Quỹ phát triển khoa học và công nghệ
quốc gia (NAFOSTED) trong đề tài mã số 103.02-2012.81; (2) Đề tài nghiên cứu
khoa học công nghệ cấp Đại học Quốc gia Hà Nội mã số QG.14.08; (3) Đề tài VJU
Research Grant Program năm 2019, đƣợc tài trợ bởi tổ chức JICA, Nhật Bản.

i


Lời cam đoan
Tôi xin cam đoan bản luận án này là của riêng tôi, do tôi thực hiện dƣới sự
hƣớng dẫn tận tình của TS. Bùi Nguyên Quốc Trình và PGS.TS. Phạm Đức Thắng.
Phần lớn các thực nghiệm về chế tạo và khảo sát tính chất của các màng mỏng và
các bộ nhớ đƣợc thực hiện tại Khoa Vật lý Kỹ thuật và Công nghệ nano, Trƣờng
Đại học Công nghệ, Đại học Quốc gia Hà Nội. Trong luận án này chúng tôi cũng có
hợp tác với Khoa Vật lý, Trƣờng Đại học Khoa học Tự nhiên, Cơ quan Khoa học và


Công nghệ Nhật Bản để thực hiện mộ số khảo sát tính chất của các màng mỏng và
bộ nhớ sắt điện. Các số liệu và kết quả trình bày trong luận án này là hoàn toàn
trung thực và chƣa đƣợc công bố trong bất kỳ công trình nào.
Nghiên cứu sinh

Đỗ Hồng Minh

ii


MỤC LỤC
Lời cảm ơn ............................................................................................................................ i
Lời cam đoan ....................................................................................................................... ii
MỤC LỤC .......................................................................................................................... iii
DANH MỤC CÁC KÝ HIỆU VÀ CHỮ VIẾT TẮT ....................................................... vii
DANH MỤC CÁC BẢNG ................................................................................................. ix
DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ ........................................................................... xii
MỞ ĐẦU ............................................................................................................................. 1
CHƢƠNG 1. VẬT LIỆU TRONG BỘ NHỚ SẮT ĐIỆN .................................................. 5
1.1. Bộ nhớ sắt điện ......................................................................................................... 5
1.1.1. Tình hình nghiên cứu bộ nhớ sắt điện trong và ngoài nƣớc. ................................ 5
1.1.2. Bộ nhớ sắt điện transistor hiệu ứng trƣờng (FeFET). ........................................... 6
1.1.2.1. Cấu tạo và nguyên lý ghi/đọc của bộ nhớ sắt điện FeFET. ........................... 6
1.1.2.2. Triển vọng ứng dụng của bộ nhớ FeFET. ...................................................... 7
1.1.2.3. Một số vấn đề hạn chế của bộ nhớ sắt điện FeFET. ...................................... 7
1.1.2.4. Yêu cầu lựa chọn vật liệu chế tạo cho bộ nhớ FeFET. .................................. 8
1.2. Vật liệu sắt điện có cấu trúc perovskite ................................................................... 8
1.2.1. Cấu trúc perovskite của các vật liệu sắt điện. ....................................................... 8
1.2.2. Lý thuyết Ginzburg-Landau về chuyển pha sắt điện .......................................... 11
1.2.3. Tính chất sắt điện trong vật liệu có cấu trúc kiểu perovskite .............................. 15

1.2.4. Cấu trúc đômen sắt điện. ..................................................................................... 17
1.2.4.1. Sự hình thành đômen ................................................................................... 17
1.2.4.2. Vách đômen ................................................................................................. 19
1.2.5. Đƣờng điện trễ của vật liệu sắt điện. ................................................................... 21
1.3. Vật liệu sắt điện điển hình có ứng dụng trong bộ nhớ sắt điện. ............................. 24
1.3.1. Vật liệu sắt điện PZT........................................................................................... 24
1.3.2. Vật liệu sắt điện BLT .......................................................................................... 33
Kết luận chƣơng 1 ............................................................................................................. 35
CHƢƠNG 2. CÁC PHƢƠNG PHÁP THỰC NGHIỆM .................................................. 36

iii


2.1. Chế tạo mẫu............................................................................................................ 36
2.1.1. Chế tạo mẫu theo phƣơng pháp dung dịch.......................................................... 37
2.1.1.1. Dụng cụ và hóa chất .................................................................................... 37
2.1.1.2. Phƣơng pháp dung dịch chế tạo màng mỏng ............................................... 37
2.1.2. Chế tạo điện cực Pt.............................................................................................. 39
2.2. Phƣơng pháp phân tích tính chất của các màng mỏng. .......................................... 40
2.2.1. Phổ tán xạ năng lƣợng tia X (EDS hay EDX) .................................................... 40
2.2.2. Khảo sát cấu trúc tinh thể bằng phƣơng pháp nhiễu xạ tia X ............................. 41
2.2.3. Khảo sát hình thái cấu trúc bề mặt của các màng mỏng ..................................... 42
2.2.4. Khảo sát tính chất điện của các màng mỏng sắt điện ......................................... 43
2.2.4.1. Phép đo độ phân cực điện ............................................................................ 44
2.2.4.2. Phép đo dòng dò .......................................................................................... 45
2.2.5. Khảo sát hoạt động của ô nhớ ............................................................................. 45
2.3. Phƣơng pháp chế tạo ô nhớ .................................................................................... 47
2.3.1. Chế tạo ô nhớ có kích thƣớc micro mét bằng công nghệ quang khắc ................ 47
2.3.2. Chế tạo ô nhớ có kích thƣớc nano mét bằng công nghệ quang khắc chùm
điện tử…………………. ................................................................................................... 49

2.3.3. Ăn mòn (Etching) ................................................................................................ 52
Kết luận chƣơng 2. ............................................................................................................ 54
CHƢƠNG 3. KHẢO SÁT TÍNH CHẤT CÁC HỆ MÀNG MỎNG ................................ 55
3.1. Khảo sát tính chất của các màng mỏng sắt điện (BLT, PZT). ............................... 55
3.1.1. Tính chất của các màng mỏng BLT, PZT ủ tăng nhiệt chậm trên đế silic.......... 55
3.1.1.1. Cấu trúc tinh thể và hình thái học bề mặt của màng mỏng BLT, PZT ........ 56
3.1.1.2. Tính chất điện của hệ màng mỏng sắt điện BLT, PZT ................................ 61
3.1.2. Tính chất màng mỏng PZT trên đế Si/SiO2/Ti/Pt ủ nhiệt nhanh. ....................... 67
3.1.2.1. Cấu trúc tinh thể và hình thái học bề mặt của màng sắt điện PZTN. .......... 68
3.1.2.2. Tính chất điện của màng mỏng PZT ủ nhiệt nhanh. .................................... 69
3.2. Ảnh hƣởng của điện cực LNO lên tính chất của màng mỏng PZT........................ 73
3.2.1. Ảnh hƣởng của điện cực LNO lên tính chất điện của màng mỏng PZT. ............ 74

iv


3.2.1.1. Khảo sát tính chất của màng mỏng LNO trên đế Si/SiO2 ........................... 74
3.2.1.2. Ảnh hƣởng điện cực LNO lên tính chất của màng mỏng PZTN ................. 76
3.2.2. Ảnh hƣởng của điện cực Al/LNO lên tính chất của màng mỏng PZT ............... 78
3.2.2.1. Khảo sát tính chất của màng mỏng LNO trên đế nhôm .............................. 79
3.2.2.2. Cấu trúc tinh thể và hình thái bề mặt của màng mỏng Al/LNO/PZT.......... 81
3.2.2.3. Ảnh hƣởng điện cực Al/LNO lên tính chất điện của màng mỏng PZT ....... 83
3.3. Ảnh hƣởng của đế lên tính chất điện của màng mỏng PZT ................................... 84
3.3.1. Cấu trúc tinh thể của màng mỏng PZTN trên đế sc-STO, pc-STO, thủy tinh .... 85
3.3.2. Hình thái học bề mặt của màng PZTN500 trên các loại đế ................................ 86
3.3.3. Tính chất điện của màng PZTN500 trên các loại đế ........................................... 87
3.4. Tối ƣu hóa tính chất màng mỏng làm kênh dẫn (ITO) .......................................... 89
3.4.1. Ảnh hƣởng độ dày đến cấu trúc tinh thể và hình thái bề mặt . ........................... 90
3.4.2. Ảnh hƣởng nhiệt độ ủ đến cấu trúc tinh thể và cấu trúc vi tinh thể . .................. 92
3.4.3. Ảnh hƣởng nhiệt độ ủ đến tính chất điện của màng mỏng ITO .......................... 94

Kết luận chƣơng 3 ............................................................................................................. 95
CHƢƠNG 4. CHẾ TẠO VÀ KHẢO SÁT Ô NHỚ SẮT ĐIỆN ....................................... 97
4.1. Chế tạo và khảo sát đặc trƣng của ô nhớ sắt điện với kênh dẫn cỡ micro mét ...... 97
4.1.1. Chế tạo ô nhớ sắt điện với kênh dẫn cỡ micro mét. ............................................ 97
4.1.1.1. Chế tạo ô nhớ sắt điện cực cổng phẳng trên đế silic.................................... 97
4.1.1.2. Chế tạo ô nhớ sắt điện cực cổng phẳng trên đế thủy tinh, sc-STO, pcSTO……………………… ....................................................................................... 98
4.1.2. Khảo sát các đặc trƣng nhớ của ô nhớ sắt điện với kênh dẫn cỡ micro mét. ...... 99
4.1.2.1. Đặc trƣng ID-VG của ô nhớ sắt điện với kênh dẫn cỡ micro mét ................. 99
4.1.2.2. Đặc trƣng ID-VD của ô nhớ sắt điện với kênh dẫn cỡ micro mét ............... 101
4.1.2.3. Đặc trƣng duy trì của ô nhớ sắt điện với kênh dẫn cỡ micro mét.............. 104
4.2. Chế tạo và khảo sát đặc trƣng của ô nhớ sắt điện với kênh dẫn cỡ nano mét...... 106
4.2.1. Chế tạo ô nhớ sắt điện với kênh dẫn cỡ nano mét. ........................................... 108
4.2.2. Khảo sát ô nhớ sắt điện với kênh dẫn cỡ nano mét. .......................................... 110
Kết luận chƣơng 4. .......................................................................................................... 114

v


KẾT LUẬN ..................................................................................................................... 116
ĐỀ XUẤT ........................................................................................................................ 117
DANH MỤC CÁC CÔNG TRÌNH KHOA HỌC LIÊN QUAN ĐẾN LUẬN ÁN ........ 118
TÀI LIỆU THAM KHẢO ............................................................................................... 119

vi


DANH MỤC CÁC KÝ HIỆU VÀ CHỮ VIẾT TẮT
Ký hiệu,

Tiếng Anh


Tiếng Việt

chữ viết tắt
ε

Dielectric Constant

Hằng số điện môi

ε0

Vacuum Dielectric Constant

Hằng số điện môi chân
không

θ

Diffraction Angle

Góc nhiễu xạ

λ

Wavelength

Bƣớc sóng

μFE


Carrier Concentration

Nồng độ hạt tải

χ

Electric susceptibility

Độ cảm điện

AFM

Atomic Force Microscope

Hiển vi lực nguyên tử

BLT

(Bi3+xLa1-x)Ti3O12

Vật liệu BLT

BT

BaTiO3

Vật liệu BT

CC


Curie Constant

Hằng số Curie

Cox

Capacitance Per Area Unit

Điện dung trên một đơn vị
diện tích

Center Processing Unit

Bộ vi sử lí

CS

Sample Capacitance

Điện dung mẫu

DC

Direct Current

Nguồn phún xạ một chiều

Dynamic Ranom Acess Memory


Bộ nhớ ram động

EB

Electron Beam

Chùm điện tử

EC

Electrical Coercive Feld

Trƣờng kháng điện

Ed

Electrical Depolarization Field

Trƣờng khử phân cực

CPU

DRAM

EDS (EDX) Energy Dispersive X-ray spectroscopy Phổ tán xạ năng lƣợng tia X
EEPROM
EFM
EPROM

Elictrically Erasable Programmable Bộ nhớ chỉ đọc ghi đƣợc,

Read Only Memory

xóa đƣợc bằng điện

Electrostatic Force Microscope

Kính hiển vi lực tĩnh điện

Erasable Programmable Read Only Bộ nhớ chỉ đọc ghi đƣợc,

vii


FeFET

Memory

xóa đƣợc

Ferroelectric Field Effect transistor

Bộ nhớ sắt điện hiện ứng
trƣờng

FeRAM

Ferroelectric Random Access Memory Bộ nhớ sắt điện truy cập
ngẫu nhiên

FGT


Ferroelectric Gate Transistor

Bộ nhớ sắt điện

FTO

Fluorine-doped tin oxide (SnO2:F)

Vật liệu FTO

ICP

Inductively Coupled Plasma

Plasma bắt cặp phản ứng

Drain Electric

Dòng máng

InGaZnO4 + In2Ga2ZnO7

Vật liệu IGZO

ITO

In2-xSnxO3-2x

Vật liệu ITO


IZO

In2O3 + ZnO

Vật liệu IZO

LDS

Channel Length

Chiều dài kênh dẫn

LGO

Pb5Ge3O11

Vật liệu LGO

LNO

LaNiO3

Vật liệu LNO

LSCO

La2-xSrxCuO4

Vật liệu LSCO


LSI

Large Scale Intergration

Mạch tích hợp mật độ lớn

MBE

Molecular beam epitaxy

Lắng đọng chùm phân tử

ID
IGZO

epitaxy
MFIS

Metal - Ferroelectric – Insulator - Kim loại-sắt điện-cách điệnbán dẫn

Semiconductor
MFMIS
MFS
MOCVD

Metal - Ferroelectric - Metal - Kim loại - Sắt điện - Kim
Insulator - Semiconductor

loại - Cách điện - Bán dẫn


Metal - Ferroelectric - Semiconductor

Kim loại-sắt điện-bán dẫn

Metal

Organic

Chemical

Vapor Lắng đọng pha hơi hóa học
hợp chất kim loại hữu cơ

Deposition
MOSFET

Metal-Oxide Semiconductor Field- Tran-zi-to trƣờng kim loại ôxít bán dẫn

Effect Transistor

viii


MPB

Morphotropic Phase Boundary

Pha biên hình thái


Magnetoresistive RAM

Bộ nhớ từ trở

Spontaneous Magnetization

Từ hóa tự phát

pc-STO

Polly-crystal

Đa tinh thể STO

PECVD

Plasma-enhanced

MRAM
MS

Chemical

Vapor Lắng đọng hơi hóa học bằng

Deposition

Plasma

PLD


Pulse Laser Deposi

Lắng đọng xung laser

PLZT

(Pb,La)(Zr,Ti)O3

Vật liệu PLZT

PMN

Pb(Mg1/3Nb2/3)O3

Vật liệu PMN

Remanent polarization

Độ phân cực dƣ

Programmable Read Only Memory

Bộ nhớ chỉ đọc ghi đƣợc

PS

Spontaneous Polarization

Độ phân cực tự phát


PSat

Polarization Saturation

Độ phân cực bão hòa

PT

PbTiO3

Vật liệu PT

PbZrxTi1-xO3

Vật liệu PZT

Radio Frequency

Nguồn phún xạ xoay chiều

RIE

Reactive Ion Etching

Phản ứng ăn mòn

ROM

Read Only Memory


Bộ nhớ chỉ đọc

SBT

SrBi2Ta2O9

Vật liệu SBT

Single crystal

Đơn tinh thể STO

Scanning Electron Microscope

Hiển vi điện tử quét

Pr
PROM

PZT
Rf

sc-STO
SEM
SiO2

Oxit silic
Static Random Acess Memory


Bộ nhớ ram tĩnh

Spontaneous distortion

Biến dạng tự phát SS

Sr2(Ta,Nb)2O7

Vật liệu STN

Phase Transition Temperature

Nhiệt độ chuyển pha

TEM

Transmission Electron Microscopy

Hiển vi điện tử truyền qua

TFT

Thin Film Transistor

Bộ nhớ sắt điện dạng màng

SRAM
SS
STN
TC


ix


mỏng
VC

Coercive Voltage

Cửa sổ nhớ

VD

Drain Voltage

Thế cực máng

VDG

Voltage Between The Drain And Gate

Thế giữa cực máng và cực
nguồn

VDS

Voltage Between The Drain And Thế giữa cực máng và cực
Source

nguồn


VG

Gate Voltage

Thế cực cổng

VGS

Voltage Between The Gate And Thế giữa cực cổng và cực
Source

nguồn

VS

Source Voltage

Thế cực nguồn

WDS

Channel Width

Độ rộng kênh dẫn

XRD

X-Ray Diffraction


Nhiễu xạ tia X

YBa2Cu3O7-x

Vật liệu YBCO

YBCO

x


DANH MỤC CÁC BẢNG
Bảng 2.1. Các thông số phún xạ chế tạo điện cực Pt ........................................................ 40
Bảng 3.1. Thành phần nguyên tố hóa học trong màng mỏng BLT và PZT ....................... 57
Bảng 3.2. Các giá trị độ phân cực bão hòa (PSat), phân cực dư (Pr), trường kháng
điện (EC) và dòng rò (Irò) của các mẫu ở thế áp 5V ......................................................... 67
Bảng 3.3. Phân cực dư, trường kháng điện, mật độ dòng rò của hệ mẫu PZTN. ............. 73
Bảng 3.4. Các thông số sắt điện của các mẫu BLT725, PZT600 và PZTN500. ............... 73
Bảng 3.5. Thành phần hóa học trong màng mỏng LNO ................................................... 75
Bảng 3.6. Điện trở suất, độ dẫn điện của mẫu LNO ủ ở các nhiệt độ khác nhau............. 76
Bảng 3.7. Các giá trị độ phân cực dư, độ phân cực bão hòa, dòng rò, trường kháng
điện của màng mỏng PZT chế tạo trên các loại đế sc-STO, pc-STO và thủy tinh ............ 89
Bảng 3.8. Thành phần hóa học trong màng mỏng ITO ..................................................... 91
Bảng 3.9. Hằng số mạng và kích thước tinh thể của các màng mỏng ITO ủ ở các
nhiệt độ khác nhau ............................................................................................................. 93
Bảng 3.10. Điện trở vuông, điện trở suất và nồng độ hạt tải, độ linh động hạt tải
của các màng mỏng bán dẫn ITO làm kênh dẫn. .............................................................. 94
Bảng 4.1. Các thông số dòng mở bão hòa (ID), chiều dài kênh dẫn (LDS), chiều rộng
kênh dẫn (WDS), điện dung trên một đơn vị diện tích của PZT, thế cực cổng (VG) và
giá trị độ linh động hạt tải (μFE) của các bộ nhớ. ........................................................... 103


xi


DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ
Hình 1.1. Bộ nhớ FeFET với (a) cấu trúc MFS và (b) nguyên lý hoạt động của nó .......... 6
Hình 1.2. Cấu trúc MFIS và cấu trúc MFMIS của bộ nhớ FeFET ..................................... 8
Hình 1.3. Cấu trúc tinh thể ABO3 (a) cấu trúc lập phương (b) cấu trúc tứ giác ................ 9
Hình 1.4. Một số cấu trúc perovskite (a) cấu trúc kiểu Bi chồng lớp [115], (b) cấu
trúc kiểu đồng - vonfram [16] và (c) cấu trúc kiểu pyrochlore [16] ................................ 10
Hình 1.5. Sự phụ thuộc của năng lượng tự do vào độ phân cực đối với hệ vật liệu
sắt điện trong chuyển pha loại hai [115] .......................................................................... 13
Hình 1.6. Năng lượng tự do là hàm của độ phân cực đối với hệ sắt điện trong
chuyển pha loại một [115] ................................................................................................ 14
Hình 1.7. Sự phụ thuộc của hàm năng lượng tự do G(P, T) đối với vật liệu sắt điện
ở (a) dưới TC, (b) quanh TC, (c) trên TC, (d) hồi đáp điện môi theo nhiệt độ [125].......... 16
Hình 1.8. Hằng số điện môi và phân cực tự phát là hàm của nhiệt độ [34] .................... 17
Hình 1.9. Sự méo mạng theo trục c kèm theo sự lệch khỏi tâm của các cation Zr/Ti
trong ô bát diện (Zr/Ti)O6 là nguyên nhân sự xuất hiện phân cực tự phát PS [81]. ......... 18
Hình 1.10. Hình minh họa đômen sắt điện, vách đômen và góc giữa các phân cực
sắt điện lân cận vùng vách đômen (a) 1800, (b) 900 [17]. ................................................ 20
Hình 1.11. Giản đồ năng lượng tự do của quá trình chuyển phân cực trong vật liệu
sắt điện với thế năng kép [125] ......................................................................................... 22
Hình 1.12. Giản đồ của một đường trễ sắt điện điển hình [119] ...................................... 23
Hình 1.13. Giản đồ pha theo nồng độ pha tạp Zr của hệ vật liệu PbZrxTi1-xO3[87] ........ 25
Hình 1.14. Điện trường khử EC, hệ số phân cực dư Pr, hằng số điện môi của màng
mỏng Si/SiO2/TiO2/Pt(111)/PZT(130 nm) phụ thuộc vào tỉ lệ pha tạp Zr [28] ................ 26
Hình 1.15. Hằng số mạng của màng mỏng PZT chế tạo trên đế
SrTiO3(001)/SrRuO3(001) phụ thuộc vào nồng độ pha tạp Zr [26].................................. 27
Hình 1.16. (a) Phân cực bão hòa PS, (b) Phân cực dư Pr, (c) Điện trường khử Ec và

(d) Hệ số điện môi ε là hàm của thành phần pha tạp Zr và định hướng (111), (110)
và (100) của màng PZT [82]. ............................................................................................ 28
Hình 1.17. Sự phụ thuộc của phân cực dư và trường kháng điện vào số lần điện hóa
ở điện trường 430 kV/cm [9] ............................................................................................. 29

xii


Hình 1.18. Sự phụ thuộc phân cực dư và trường kháng điện theo độ dày của màng
mỏng [77, 76] .................................................................................................................... 31
Hình 2.1. Quá trình quay phủ tiền chất trên bề mặt mẫu: (a) nhỏ dung dịch, (b)quay
đệm (c) quay phủ dung dịch để tạo màng (d) sấy loại bỏ dung môi. ................................ 36
Hình 2.2. (a) Thiết bị quay phủ và hot-plate, (b) bảng điện tử điều khiển trên thiết bị
quay phủ. ........................................................................................................................... 37
Hình 2.3. Sơ đồ của quy trình ủ tăng nhiệt chậm (a) và sơ đồ của quy trình ủ tăng
nhiệt nhanh (b)................................................................................................................... 38
Hình 2.4. Sơ đồ và nguyên lý hoạt động của hệ phún xạ chân không............................... 39
Hình 2.5. Mặt nạ để tạo hình điện cực. ............................................................................. 40
Hình 2.6. Thiết bị nhiễu xạ tia X (a); Nguyên lý hoạt động của thiết bị nhiễu xạ tia X
(b) và mô hình tán xạ của chùm tia X trên mặt phẳng tinh thể (c).................................... 41
Hình 2.7. Sơ đồ cấu trúc thiết bị kính hiển vi điện tử quét SEM [29]............................... 42
Hình 2.8. Thiết bị đo đặc trưng điện trễ và dòng rò Radiant Precision LC 10. ............... 43
Hình 2.9. Sơ đồ nguyên lý phép đo điện trễ theo mạch Sawyer – Tower [38].................. 44
Hình 2.10. Đặc trưng dòng rò của một vật liệu điện môi. ................................................ 45
Hình 2.11. (a) Thiết bị phân tích các tham số bán dẫn Agilent 4155C, tại Viện Khoa
học và Công nghệ Tiên tiến Nhật Bản, (b) buồng cô lập chống nhiễu ............................. 46
Hình 2.12. Nguyên lý hoạt động của hệ quang khắc ......................................................... 47
Hình 2.13. Các bước của kỹ thuật lift-off và kỹ thuật ăn mòn trong công nghệ quang
khắc .................................................................................................................................... 48
Hình 2.14. (a) Thiết bị khắc chùm điện tử JBX-6300FS,(b) sơ đồ cấu tạo của hệ

quang khắc chùm điện tử [112] ......................................................................................... 50
Hình 2.15. Thiết kế kích thước nano trên phần mềm AutoCAD ........................................ 51
Hình 2.16. Cấu tạo buồng RIE dùng trong phương pháp ăn mòn khô ICP ...................... 53
Hình 3.1. Phổ tán xạ năng lượng (EDS) của màng mỏng (a) BLT và (b) PZT ................. 56
Hình 3.2. Giản đồ nhiễu xạ tia X của hệ màng BLT ủ tại nhiệt độ 650  825 oC ............. 58
Hình 3.3. Giản đồ nhiễu xạ tia X của hệ màng PZT ủ tại nhiệt chậm .............................. 59
Hình 3.4. Ảnh SEM (a) bề mặt của mẫu BLT725, (b) mặt cắt ngang của mẫu
BLT725 và (c) điện cực Pt (500 μm) ................................................................................. 59

xiii


Hình 3.5. Ảnh SEM của các mẫu (a) BLT750, (b) BLT775, (c)BLT800, (d) BLT 825 ..... 60
Hình 3.6. Ảnh SEM của các mẫu (a) PZT550, (b) PZT600, (c) PZT650, (d) PZT700
và (e)mặt cắt của mẫu PZT600 ......................................................................................... 61
Hình 3.7. Đặc trưng P(E) của các mẫu (a) BLT650, (b) BLT675, (c) BLT700 và (d)
BLT725 .............................................................................................................................. 62
Hình 3.8. Đặc trưng P-E của các mẫu (a) PZT500, (b) PZT550, (c) PZT600, (d)
PZT650, (e) PZT700 ở 1V  5V và (f) đặc trưng điện trễ của các mẫu ở 4 V .................. 63
Hình 3.9. Đặc trưng J(E) của hệ mẫu BLT và hệ mẫu PZT. ............................................. 64
Hình 3.10. Đặc trưng dòng rò của các mẫu BLT650, BLT675, BLT700 và BLT725. ...... 65
Hình 3.11. Đặc trưng J(t) của hệ PZT ủ tăng nhiệt chậm (a) PZT500, (b) PZT550,
(c) PZT600, (d) PZT650, (e)PZT700 ở thế áp 1 5 V và (f) đặc trưng dòng dò của
các mẫu ở thế áp 4 V. ........................................................................................................ 66
Hình 3.12. Phổ nhiễu xạ tia X của hệ màng PZTN. .......................................................... 68
Hình 3.13. Ảnh SEM của các mẫu (a) PZTN425, (b) PZTN450, (c) PZTN475, (d)
PZTN500, (e) PZTN550 và (f) mặt cắt của mẫu PZTN500. ............................................. 69
Hình 3.14. Đặc trưng P-E của các mẫu (a) PZTN425, (b) PZTN450, (c) PZTN475,
(d) PZTN500, (e) PZTN550 và (f) đặc trưng P(E) của các mẫu ở thế áp 4 V. ................. 70
Hình 3.15. Đặc trưng mật độ dòng rò phụ thuộc vào điện trường của mẫu PZTN. ......... 71

Hình 3.16. Đặc trưng J(t) của hệ mẫu PZTN, (a) PZTN425, (b) PZTN450, (c)
PZTN475, (d) PZTN500, (e) PZTN550 ở thế áp 0,8 4 V và (f) đặc trưng J(t) của
các mẫu ở thế áp 4 V ......................................................................................................... 72
Hình 3.17. Phổ phân tích thành phành phần nguyên tố EDS của màng mỏng LNO. ....... 74
Hình 3.18. Giản đồ nhiễu xạ tia X của các mẫu L550, L600, L650 và L700. ................... 75
Hình 3.19. Ảnh SEM của mẫu màng mỏng LaNiO3. ......................................................... 76
Hình 3.20. Đồ thị P-E của màng mỏng PZTN500 được chế tạo trên điện cực (a)
LNO550, (b) LNO600, (c) LNO650 và (d) LNO700 ......................................................... 77
Hình 3.21. Đồ thị J-V của màng mỏng PZTN500 trên đế LaNiO3 ủ ở 600 oC.................. 78
Hình 3.22. Giản đồ nhiễu xạ tia X của màng mỏng LNO chế tạo trên đế nhôm được
ủ ở các nhiệt độ 500, 550, 600 và 650 oC.......................................................................... 80
Hình 3.23. Ảnh SEM của mẫu màng mỏng LaNiO3 .......................................................... 81

xiv


Hình 3.24. Giản đồ nhiễu xạ tia X của các màng mỏng PZTN500/LNO/Al ủ ở các
nhiệt độ 575

625 oC ....................................................................................................... 82

Hình 3.25. Ảnh SEM của màng (a) PZT575,(b) PZT600, PZT625 trên đế Al/LNO ......... 82
Hình 3.26. Đặc trưng P-E của màng mỏng Al/LNO/PZT ủ ở các nhiệt độ (a) 575 oC,
(b) 600 oC và (c) 625 oC ................................................................................................... 83
Hình 3.27. Đồ thị J-V của các màng mỏng sắt điện PZT ủ nhiệt ở các nhiệt độ (a)
575 oC, (b) 600 oC và (c) 625 oC chế tạo trên đế Al/LNO. ................................................ 84
Hình 3.28. Giản đồ nhiễu xạ tia X của (a) màng mỏng PZTN500/sc-STO và (b)
màng mỏng PZTN500/sc-STO xung quanh vùng góc 2θ = 400, (c) màng mỏng
PZTN500/pc-STO và (d) PZTN500/ thủy tinh.. ................................................................. 86
Hình 3.29. Ảnh SEM của màng mỏng PZTN chế tạo trên các đế sc-STO, pc-STO và

đế thủy tinh. ....................................................................................................................... 87
Hình 3.30. Đặc trưng điện trễ (P-E) của màng mỏng PZTN500 trên các loại đế (a)
sc-STO, (b) pc-STO và (c) thủy tinh ................................................................................. 88
Hình 3.31. Đặc trưng J(V) của màng mỏng PZTN500 trên đế (a) sc-STO, (b) pcSTO và (c) thủy tinh .......................................................................................................... 89
Hình 3.32. Phổ phân tích thành phần nguyên tố EDS của màng mỏng ITO .................... 90
Hình 3.33. giản đồ nhiễu xạ tia X của màng ITO với độ dày khác nhau ủ ở 600 oC ........ 91
Hình 3.34. Hình ảnh SEM của các màng mỏng ITO ủ ở 600 oC có độ dày (a) 40 nm,
(b) 80 nm, (c) 120 nm và (d) 160 nm. ................................................................................ 92
Hình 3.35. Giản đồ nhiễu xạ tia X của các màng ITO ủ ở các nhiệt độ khác nhau .......... 92
Hình 3.36. Ảnh SEM chụp bề mặt của các mẫu I5, I6 và I7 ............................................. 94
Hình 3.37. Điện trở suất, nồng độ hạt tải phụ thuộc vào nhiệt độ ủ của các mẫu ........... 95
Hình 4.1. (a) Mặt cắt và (b) cấu hình 3D của một ô nhớ sắt điện với cực cổng
phẳng chế tạo trên đế silic................................................................................................. 97
Hình 4.2. (a) Mặt cắt và (b) cấu hình 3D của một ô nhớ sắt điện với cực cổng nổi
chế tạo trên đế thủy tinh, sc-STO, pc-STO. ....................................................................... 99
Hình 4.3. Đặc trưng ID-VG của các ô nhớ sử dụng cổng sắt điện PZT trên các đế (a)
Si/SiO2, (b) thủy tinh, (c) sc-STO, (d) pc-STO. ................................................................ 100
Hình 4.4. Đặc trưng ID-VD của ô nhớ sắt điện chế tạo trên các đế silic, thủy tinh, scSTO, pc-STO. ................................................................................................................... 102
xv


Hình 4.5. Đặc trưng lưu trữ/đặc trưng duy trì của ô nhớ sắt điện chế tạo trên đế
silic, thủy tinh, sc-STO, pc-STO ...................................................................................... 105
Hình 4.6. Cấu trúc 3D các lớp trong ô nhớ sắt điện có kênh dẫn nhỏ hơn 100 nm ....... 108
Hình 4.7. Ảnh hiển vi quang học của ô nhớ FGT có kênh dẫn nhỏ hơn 100 nm ............ 111
Hình 4.8. Ảnh SEM của chiều rộng kênh dẫn FGT nhỏ hơn 100 nm .............................. 111
Hình 4.9. Ảnh AFM 3D của FGT 100-nm trên đế SiO2/Si .............................................. 112
Hình 4.10. Đặc trưng ID-VG của các ô nhớ FGT có độ rông kênh dẫn 100, 50 và 30
nm .................................................................................................................................... 112
Hình 4.11. Đặc trưng lối ra của các ô nhớ FGT có độ rộng kênh dẫn (a) 100 nm,

(b) 50 nm và (c) 30 nm .................................................................................................... 113

xvi


MỞ ĐẦU
1. Lý do chọn đề tài luận án
Trong các thiết bị điện tử, một chi tiết không thể thiếu chính là các bộ nhớ.
Có nhiều dòng bộ nhớ có cấu tạo, nguyên tắc hoạt động, chức năng và tốc độ rất
khác nhau. Tuy nhiên có thể chia làm hai loại chính là bộ nhớ tự xóa (điển hình là
SRAM, DRAM) và bộ nhớ không tự xóa.
Các dòng bộ nhớ SRAM và DRAM có ƣu điểm là tốc độ rất nhanh, tuy
nhiên, nó cũng có nhƣợc điểm rất lớn đó là dữ liệu chỉ đƣợc lƣu trữ khi có nguồn
điện. Chính vì hạn chế này, trong các máy tính, bộ nhớ SRAM và DRAM chỉ đƣợc
sử dụng làm các bộ nhớ tạm thời, các dữ liệu muốn đƣợc lƣu trữ đều phải lƣu vào ổ
cứng (bộ nhớ không tự xóa).
Các dòng bộ nhớ không tự xóa (nhƣ ROM, PROM, EPROM, EEFROM…)
không bị mất dữ liệu khi mất nguồn. Tuy nhiên, các bộ nhớ không tự xóa có tốc độ
rất chậm, cho nên, để tƣơng thích với tốc độ của các CPU, phải sử dụng các bộ nhớ
SRAM và DRAM làm bộ nhớ đệm. Trong những thập niên 80 của thế kỉ 20, các bộ
không tự xóa nhƣ bộ nhớ từ điện trở (MRAM) hay bộ nhớ Flash ra đời với tốc độ
cải thiện đáng kể (so với ROM, PROM, EPROM, EEFROM…) nhƣng vẫn chƣa
tƣơng thích đƣợc với tốc độ của các CPU trong máy tính. Ngoài ra, các bộ nhớ kể
trên còn có nhƣợc điểm là dữ liệu bị phá hủy khi đọc. Vì vậy sau mỗi lần đọc dữ
liệu, các bộ nhớ phải tự ghi lại dữ liệu cũ. Chính điều này là nguyên nhân làm hạn
chế tốc độ của các bộ nhớ không tự xóa.
Trong một máy tính, nhu cầu thay thế các bộ nhớ tự xóa (DRAM, SRAM) và
các bộ nhớ không tự xóa (ROM, PROM, EPROM, EEFROM, MRAM, Flash…)
bằng một bộ nhớ duy nhất nhằm làm tăng tốc độ, mật độ nhớ và làm giảm kích
thƣớc, trọng lƣợng, giá thành đã và đang trở thành xu hƣớng trong tƣơng lai. Trong

những năm gần đây, các bộ nhớ sắt điện (FGT) có ƣu điểm là tốc độ rất nhanh,
không bị mất dữ liệu khi mất nguồn, dữ liệu không bị phá hủy khi đọc hứa hẹn sẽ
làm tăng tốc độ và hiệu suất của các thiết bị điện tử đã và đang đƣợc nghiên cứu
một cách rộng rãi. Các FGT hoạt động dựa vào sự nhớ trạng thái của các vật liệu sắt

1


điện và có cấu trúc đơn giản chỉ gồm 1 transistor hứa hẹn sẽ làm tăng mật độ nhớ
của các bộ nhớ. Chính vì vậy, các bộ nhớ sắt điện đã và đang đƣợc các nhà khoa
học trên thế giới nghiên cứu rộng rãi. Trong tƣơng lai gần bộ nhớ sắt điện hứa hẹn
sẽ thay thế cho hầu hết các loại bộ nhớ hiện nay đang sử dụng trong các máy tính và
các thiết bị điện tử khác.
Ở trong nƣớc, do những khó khăn về mặt trang thiết bị nghiên cứu nên chƣa
có công trình nào nghiên cứu về các bộ nhớ sắt điện dạng màng mỏng. Vì vậy luận
án này đề cập đến một hƣớng nghiên cứu khoa học hoàn toàn mới ở Việt Nam, có
nhiều ứng dụng trong công nghệ thông tin hiện đại và là hƣớng nghiên cứu mang
tính chất thời sự trên thế giới.
Một bộ nhớ sắt điện thƣờng gồm 4 lớp màng mỏng là: màng mỏng làm điện
cực trên, màng mỏng làm kênh dẫn, màng mỏng sắt điện và màng mỏng làm điện
cực dƣới. Cả bốn lớp này đều đƣợc chế tạo trên một số loại đế nhƣ đế silicon, scSTO, pc-STO và đế thủy tinh. Các vật liệu sắt điện phổ biến phải kể đến là BLT,
SBT và PZT, chúng có tính chất sắt điện nổi trội hơn so với các vật liệu sắt điện
khác nhƣ phân cực dƣ lớn, trƣờng kháng điện nhỏ [118, 42]. Vật liệu PZT thể hiện
tính chất sắt điện mạnh hơn hẳn các vật liệu BLT và SBT nhƣng dòng rò lớn hơn và
độ già hóa nhanh hơn [91, 98, 78]. Tính chất của các màng mỏng sắt điện phụ thuộc
mạnh vào nhiều yếu tố nhƣ nhiệt độ ủ, thành phần pha [117, 48, 120, 28, 26, 82, 4,
93], kích thƣớc hạt [66, 122, 99, 121], chiều dày của màng [110, 45, 25, 80, 77] …
Tính chất sắt điện của các màng mỏng sắt điện phụ thuộc mạnh yếu tố bên ngoài
nhƣ định hƣớng ƣu tiên của tinh thể [108, 21, 123], lớp tiếp xúc giữa màng mỏng
sắt điện và màng mỏng làm điện cực [86], lớp tiếp xúc giữa màng mỏng sắt điện và

màng mỏng làm kênh dẫn [31, 11, 50], định hƣớng tinh thể của các vật liệu làm đế
[71, 70]. Do đó, việc khảo sát ảnh hƣởng của các màng mỏng làm điện cực, màng
mỏng làm kênh dẫn và các loại đế đến tính chất sắt điện của màng mỏng sắt điện là
cần thiết để lựa chọn một cấu trúc tối ƣu cho hệ vật liệu ứng dụng trong bộ nhớ sắt
điện. Trong các vật liệu làm điện cực, chúng tôi chú ý đến hai loại là điện cực Pt và
điện cực LNO.

2


Các màng mỏng (sắt điện, kênh dẫn, điện cực) thƣờng đƣợc chế tạo theo hai
phƣơng pháp là phƣơng pháp vật lý và phƣơng pháp hóa học. Các phƣơng pháp vật
lý bao gồm phƣơng pháp phún xạ chân không [90], phƣơng pháp bốc bay xung
laser (PLD) [24, 113] và phƣơng pháp lắng đọng chùm phân tử epitaxy (MBE) [30].
Các phƣơng pháp hóa học nhƣ: phƣơng pháp lắng đọng pha hơi hợp chất kim loại hữu cơ (MOCVD) [83], phƣơng pháp lắng đọng hơi hóa học bằng plasma (PECVD)
[53] và phƣơng pháp dung dịch (solution process) [72, 109]. Trong các phƣơng
pháp này thì phƣơng pháp quay phủ dung dịch là phƣơng pháp cho chất lƣợng màng
mỏng tƣơng đối tốt nhƣng không đòi hỏi các thiết bị hiện đại, kỹ thuật cao.
Luận án đƣợc nghiên cứu bằng cách kết hợp giữa phƣơng pháp phân tích số
liệu dựa trên các kết quả thực nghiệm và các mô hình lý thuyết đã công bố. Các
màng mỏng đƣợc chế tạo tại Phòng thí nghiệm Công nghệ micro và nano (ĐHCN,
ĐHQGHN). Tính chất của các hệ màng mỏng đƣợc khảo sát trên các thiết bị hiện
đại tại Phòng thí nghiệm Công nghệ micro và nano (ĐHCN, ĐH QGHN) và Bộ
môn Vật lí Chất rắn (ĐHKHTN, ĐH QGHN)
2. Nhiệm vụ của luận án
Nhiệm vụ của luận án gồm 5 nhiệm vụ chính nhƣ sau: (i) Nghiên cứu các mô
hình lí thuyết giải thích các tính chất cho từng lớp màng mỏng và các mô hình,
nguyên lí hoạt động của các bộ nhớ sắt điện; (ii) Tối ƣu hóa quy trình chế tạo các
màng mỏng sắt điện, màng mỏng làm điện cực, màng mỏng làm kênh dẫn với chất
lƣợng cao bằng phƣơng pháp dung dịch; (iii) Khảo sát ảnh hƣởng của chiều dày,

nhiệt độ ủ và phƣơng pháp ủ đến tính chất của từng lớp màng; (iv) Khảo sát ảnh
hƣởng của các lớp màng mỏng điện cực, màng mỏng kênh dẫn và các loại đế đến
tính chất sắt điện của các màng mỏng sắt điện và (vi) chế tạo thử nghiệm các bộ nhớ
sắt điện FGT trên một số loại đế và khảo sát và đánh giá hoạt động của chúng.
3. Ý nghĩa khoa học và những đóng góp của luận án
3.1. Ý nghĩa khoa học
Từ các kết quả nghiên cứu chính của luận án, chúng tôi đã công bố 7 công
trình nghiên cứu khoa học trên bài báo tại các tạp chí, hội nghị khoa học uy tín

3


trong nƣớc và quốc tế. Việc chế tạo thành công bộ nhớ sắt điện thử nghiệm với kích
thƣớc micro và nano góp phần cho sự phát triển nghiên cứu và thúc đẩy nhanh quá
trình thƣơng mại hóa bộ nhớ sắt điện nhằm phục vụ nhu cầu của con ngƣời.
3.2. Những đóng góp mới của luận án
Các vấn đề mới đặt ra trong nghiên cứu này là:
Chế tạo các màng mỏng (sắt điện, kênh dẫn, điện cực) bằng phƣơng pháp
dung dịch với chất lƣợng màng tốt, không nứt gãy, độ lặp lại cao mở ra hƣớng chế
tạo, nghiên cứu tính chất của các màng mỏng khác bằng phƣơng pháp dung dịch.
Khảo sát một cách có hệ thống sự ảnh hƣởng của nhiệt độ ủ, chiều dày của
các màng mỏng điện cực, màng mỏng kênh dẫn, và một số loại đế lên các tính chất
sắt điện, nhằm mục đích cải thiện chất lƣợng của màng mỏng sắt điện.
Thiết kế, chế tạo và khảo sát hoạt động của các bộ nhớ sắt điện FGT. Đặc
biệt, bằng công nghệ khắc chùm điện tử (EB lithography) với sự hỗ trợ của kỹ thuật
ăn mòn khô, chúng tôi đã chế tạo bộ nhớ FGT có chiều rộng kênh dẫn cỡ vài chục
nano mét. Điều này có ý nghĩa lớn trong việc giảm kích thƣớc, tăng mật độ nhớ của
các bộ nhớ.
4. Bố cục của luận án
Luận án đƣợc trình bày trong 4 chƣơng, 131 trang bao gồm 82 hình vẽ và đồ

thị, 12 bảng số liệu.

4


CHƢƠNG 1. VẬT LIỆU TRONG BỘ NHỚ SẮT ĐIỆN
1.1. Bộ nhớ sắt điện
1.1.1. Tình hình nghiên cứu bộ nhớ sắt điện ở trong và ngoài nƣớc
Bộ nhớ sắt điện (Ferroelectric-gate thin-film transistor memory - FGT) có
cổng điện môi sử dụng vật liệu sắt điện hữu cơ đã đƣợc khảo sát rộng rãi do ƣu
điểm chính là dựa trên quy trình nhiệt độ thấp. Tuy nhiên, những bộ nhớ sắt điện sử
dụng vật liệu hữu cơ thƣờng yêu cầu thế hoạt động cao (> 10V). Ngoài ra, tính chất
nhớ của nó rất dễ thay đổi và dễ bị ảnh hƣởng trong quá trình chế tạo và xử lý nhiệt.
Khó khăn này làm hạn chế việc sử dụng các vật liệu hữu cơ cho các ứng dụng trong
các linh kiện và thiết bị điện tử [49, 114]. Mặc dù đã có rất nhiều nghiên cứu trên bộ
nhớ FGT sử dụng vật liệu hữu cơ, nhƣng sẽ rất khó để đƣa loại bộ nhớ này vào ứng
dụng thực tiễn vì những lý do nhƣ trên.
Các bộ nhớ sắt điện có cổng điện môi sử dụng vật liệu sắt điện vô cơ nhƣ
PbZrxTi1-xO3, SrBi2Ta2O9, (Bi, La)4Ti3O12 … cũng đã đƣợc rất nhiều nhóm nghiên
cứu [11, 31, 50]. Các vật liệu sắt điện vô cơ có độ bền và ổn định hơn các vật liệu
hữu cơ trong quá trình chế tạo và xử lý nhiệt. Ngoài ra các bộ nhớ sắt điện có cổng
điện môi làm bằng các vật liệu sắt điện có thế hoạt động thấp (cỡ 5 V), làm giảm
mức tiêu hao năng lƣợng của bộ nhớ, làm giảm nhiệt độ làm việc của các linh kiện
điện tử mà nó đƣợc tích hợp. Tuy nhiên cấu trúc trong bộ nhớ thƣờng gặp phải một
trở ngại đó là nhiệt độ kết tinh của các vật liệu này là khá cao (> 600 oC). Một điểm
hạn chế nữa của loại bộ nhớ có cổng điện môi là vật liệu vô cơ phải sử dụng đế
silicon làm giảm khả năng tích hợp của bộ nhớ cũng nhƣ tăng giá thành của bộ nhớ.
Tại Việt Nam, tính đến thời điểm này vẫn chƣa có bất kỳ công trình khoa
học đầy đủ nào nghiên cứu chế tạo bộ nhớ sắt điện sử dụng vật liệu vô cơ bằng
phƣơng pháp dung dịch ở dƣới 500 oC. Một trong những lý do chính là rất khó làm

giảm nhiệt độ chế tạo lớp điện môi cổng và kênh của bộ nhớ sắt điện. Do đó, một
phần nội dung chính của luận án sẽ tập trung vào giải quyết các khó khăn hiện tại
của bộ nhớ sắt điện và cải thiện hiệu năng hoạt động của thiết bị.

5


Giải pháp đƣợc đƣợc đƣa ra là thay thế vật liệu vô cơ đƣợc ngƣng kết ở nhiệt
độ thấp bằng phƣơng pháp dung dịch thay cho cho vật liệu hữu cơ, trên cơ sở đó có
thể tích hợp các tế bào nhớ trên đế thuỷ tinh thay vì đế Silic truyền thống.
1.1.2. Bộ nhớ sắt điện transistor hiệu ứng trƣờng (FeFET)
1.1.2.1. Cấu tạo và nguyên lý ghi/đọc của bộ nhớ sắt điện FeFET
Bộ nhớ FeFET là một transistor trƣờng có cổng điện môi là một chất sắt điện
nhƣ Hình 1.1. Màng mỏng sắt điện đƣợc tiếp xúc trực tiếp với kênh bán dẫn. So
sánh với cấu trúc của FeRAM thì bộ nhớ FeFET là một thiết bị chỉ có một phần tử
duy nhất đƣợc gọi là cấu trúc MFS (M là kim loại, F là sắt điện và S là bán dẫn). Cơ
chế hoạt động của bộ nhớ FeFET đƣợc mô tả nhƣ sau:
Để ghi dữ liệu, một điện thế dƣơng đƣợc đặt vào cực cổng (VG > 0), lớp sắt
điện sẽ đƣợc phân cực sao cho phù hợp với điện thế áp vào cực cổng (Hình 1.1(a)).
Trạng thái này đƣợc kí hiệu là “1”. Trong trƣờng hợp ngƣợc lại, nếu ta áp vào cực
cổng một xung điện âm thì lớp sắt điện sẽ đƣợc phân cực theo chiều ngƣợc lại, nó
tƣơng ứng với trạng thái “0” nhƣ Hình 1.1(b).
Để đọc dữ liệu, đặt vào giữa cực nguồn và cực máng một hiệu điện thế. Nếu
ô nhớ ở trạng thái “1” thì sẽ có dòng đi từ cực nguồn sang cực máng qua lớp kênh
dẫn. Nếu ở trạng thái “0” sẽ không có dòng chạy từ cực nguồn sang cực máng.

Hình 1.1. Bộ nhớ FeFET với (a) cấu trúc MFS và (b) nguyên lý hoạt động
của nó.

6



1.1.2.2. Triển vọng ứng dụng của bộ nhớ FeFET
Do có đặc tính không tự xóa và tốc độ truy xuất dữ liệu cao cho nên bộ nhớ
FeFET có thể thay thế cho các SRAM và DRAM trong các máy tính hiện nay. Các
bộ nhớ FeFET có cấu trúc là một transistor cho nên nó có mật độ nhớ cao và giá
thành rẻ. Một điểm nổi trội khác của FeFET so với các bộ nhớ không tự xóa khác là
việc đọc của bộ nhớ FeFET không phá hủy dữ liệu (không phải ghi lại khi đọc dữ
liệu) làm cho tốc độ của bộ nhớ FeFET nhanh hơn và tuổi thọ cao hơn. Hiện nay,
các bộ nhớ FeFET đã và đang đƣợc ứng dụng trong việc tích hợp trong các loại thẻ
thông minh hay trong các thẻ nhận dạng bằng tần số vô tuyến điện ứng dụng trong
việc kiểm soát dữ liệu về giao thông. Trong các hệ máy tính, thay vì phải sử dụng cả
bộ nhớ ổn định và bộ nhớ không ổn định, việc nghiên cứu và phát triển dòng bộ nhớ
FeFET sẽ hứa hẹn việc chỉ cần dùng duy nhất một dòng bộ nhớ với tốc độ cao, ổn
định, dung lƣợng và mật độ lƣu trữ cao, giá thành rẻ.
1.1.2.3. Một số vấn đề hạn chế của bộ nhớ sắt điện FeFET
Một số hạn chế cần đƣợc khắc phục trong các bộ nhớ sắt điện FeFET là:


Vấn đề về lớp tiếp xúc

Nếu một màng sắt điện đƣợc phủ trực tiếp lên trên mặt của lớp Silic, nó rất
khó để có thể tạo ra một lớp tiếp xúc tốt giữa chúng. Điều này là do nguyên tố thành
phần trong cả hai vật liệu có thể dễ dàng khuếch tán vào nhau tạo thành một lớp tiếp
xúc ở giữa. Để cải thiện tính chất của lớp tiếp xúc, ngƣời ta chèn giữa hai lớp sắt
điện và bán dẫn một lớp điện môi (cấu trúc MFIS: kim loại - sắt điện - điện môi bán dẫn) hoặc (cấu trúc MFMIS: kim loại - sắt điện - kim loại - điện môi - bán dẫn)
Hình 1.2. Để giảm sự khử độ phân cực trong trong màng sắt điện thì lớp đệm của tụ
điện phải càng lớn càng tốt. Điều này có nghĩa là với một lớp đệm mỏng có hằng số
điện môi cao (HfO2, ZrO2, Al2O3 ...) là một lợi thế. Vì vậy, các vật liệu có hằng số
điện môi cao đƣợc sử dụng nhƣ một lớp đệm thay cho SiO2 có hằng số điện môi

thấp. Tuy nhiên, do phản ứng hóa học giữa các lớp cách điện và Si cho nên sẽ có
một lớp tiếp xúc đƣợc hình thành giữa hai lớp này, gây ra hiệu suất không ổn định.

7


Vấn đề về thế ghi cao: Thế ghi/đọc của thiết bị FeFET phải nhỏ để



tránh việc tiêu hao nhiều năng lƣợng dẫn đến việc nóng các linh kiện trong máy tính
và dễ điều khiển.
Vấn đề về thời gian sống ngắn: Việc màng mỏng sắt điện bị già hóa



(Pr suy giảm, EC tăng) sau một thời gian hoạt động cũng là một trong những hạn chế
cần khắc phục của bộ nhớ FeFET.

Hình 1.2. Cấu trúc MFIS và cấu trúc MFMIS của bộ nhớ FeFET.
1.1.2.4. Yêu cầu lựa chọn vật liệu chế tạo cho bộ nhớ FeFET
Việc thiết kế và chế tạo một bộ nhớ sắt điện FeFET phải khắc phục đƣợc ba
vấn đề chính còn tồn tại ở loại bộ nhớ này, đó là: lớp tiếp xúc; thế ghi cao; thời gian
sống ngắn.
-

Độ lệch mạng giữa hai lớp bán dẫn và sắt điện càng nhỏ càng tốt, sự lệch
mạng nhiều sẽ dẫn đến hiện tƣợng bong tróc, lớp tiếp xúc khó kiểm soát.

-


Các phản ứng hóa học giữa lớp sắt điện và lớp bán dẫn phải đƣợc loại bỏ bởi
nếu xảy ra phản ứng thì xen vào giữa hai lớp sắt điện và bán dẫn sẽ là một
lớp khác dẫn đến cấu trúc MFS bị phá hủy.

-

Vật liệu sắt điện dễ bão hòa ở các điện thế áp nhỏ (dƣới 5 V).

-

Vật liệu sắt điện có độ phân cực Pr lớn, trƣờng kháng điện EC nhỏ.

1.2. Vật liệu sắt điện có cấu trúc perovskite
1.2.1. Cấu trúc perovskite của các vật liệu sắt điện
Năm 1839, nhà khoáng học Gustav Rose phát hiện ra khoáng chất có công
thức hóa học là CaTiO3 và ông đã đƣa ra thuật ngữ perovkite (tên nhà khoa học
ngƣời Nga) để đặt tên cho khoáng chất này. Các vật liệu cấu trúc perovkite lý tƣởng

8


Hình 1.3. Cấu trúc tinh thể ABO3 (a) cấu trúc lập phương (b) cấu trúc tứ giác.
có công thức hóa học là ABO3, ô mạng cơ sở là hình lập phƣơng có các tham số
mạng a = b = c và α = β = γ = 90o nhƣ ở Hình 1.3(a). Trong mỗi ô cơ sở, các cation
A nằm ở 8 đỉnh của hình lập phƣơng, các anion O nằm ở tâm của các mặt lập
phƣơng hợp với cation B (nằm ở tâm hình lập phƣơng) thành một khối bát diện
BO6. Khối bát diện BO6 nội tiếp trong ô mạng cơ sở là một trong những đặc trƣng
quan trọng của cấu trúc này, có các trục đối xứng song song với các cạnh của hình
lập phƣơng [7, 16]. Điển hình cho kiểu cấu trúc này phải kể đến các hợp chất nhƣ

BaTiO3 (BT), LaNiO3 (LNO), PbTiO3 (PT), PbZrxTi1-xO3 (PZT), (Pb,La)(Zr,Ti)O3
(PLZT), Pb(Mg1/3Nb2/3)O3 (PMN).
Trong hợp chất PZT, ion Pb2+ đóng vai trò là cation A, ion Ti4+/Zr4+ đóng vai
trò là cation B, hằng số mạng của tinh thể PZT cỡ 0,401 nm. Khối bát diện
(Ti,Zr)O6 đƣợc tạo bởi cation Ti4+/Zr4+ nằm ở tâm của khối bát diện, 6 ô-xy nằm
đỉnh của khối bát diện, 8 ion Pb2+ nằm ở các đỉnh. PZT đƣợc hình thành do sự kết
hợp của chất sắt điện PbTiO3 (cấu trúc perovskite tứ giác) và chất phản sắt điện
PbZrO3 (cấu trúc tinh thể trực thoi). Phần lớn các hợp chất kiểu perovskite có cấu
trúc lập phƣơng ở pha thuận điện. Tuy nhiên, khi một hay nhiều cation dịch chuyển
nhỏ từ các vị trí có tính đối xứng cao sang vị trí có tính đối xứng thấp hơn sẽ làm
cho các ô cơ sở bị méo dạng (dẫn đến sự thay đổi đối xứng tinh thể từ cấu trúc lập

9


Xem Thêm

×