Tải bản đầy đủ

kiến trúc máy tính võ tần phương week02 ex sinhvienzone com

Bài tập
Bài 1:
Thanh ghi biểu diễn số thực dưới dạng chuẩn IEEE FP 754 (single precision) như sau:
1 1000 0101 10111000100000000000000
Xác định giá trị số thực.
Bài 2:
Xem xét một chương trình chạy trên một bộ xử lý MIPS. Người ta thống kê được kết
quả của chương trình này như bảng sau:
Loại lệnh
Tỷ lệ thực thi
15%
Load (lw)
10%
Store (sw)
45%
Các lệnh số học R-Format (ALU)
30%
Lệnh rẽ nhánh (beq)
Giả sử thời gian thực thi của các khối chức năng như sau:
− Memory (đọc và ghi): 150ps
− Register File (đọc và ghi): 30ps

− ALU và các bộ cộng: 40ps
− Bỏ qua thời gian thực thi đối với các khối chức năng còn lại
Kiến trúc của bộ xử lý MIPS được thiết kế tiến hóa qua các phiên bản sau:
Kiến trúc A: bộ xử lý MIPS được thiết kế theo kiến trúc single-cycle (mỗi lệnh được
thực hiện trong một chu kỳ đơn), single-clock (xung nhịp dùng chung cho tất cả các
lệnh).
Kiến trúc B: bộ xử lý MIPS được thiết kế theo kiến trúc single-cycle (mỗi lệnh được
thực hiện trong một chu kỳ đơn), multi-clock (xung nhịp có thể thay đổi cho từng lệnh).
Kiến trúc C: bộ xử lý MIPS được thiết kế theo kiến trúc multi-cycle (các lệnh được
thực hiện trong nhiều chu kỳ), single clock (xung nhịp dùng chung cho tất cả các lệnh).
Kiến trúc D: bộ xử lý MIPS được thiết kế theo kiến trúc multi-cycle (các lệnh được
thực hiện trong nhiều chu kỳ), single clock (xung nhịp dùng chung cho tất cả các lệnh).
Các lệnh được thực hiện theo kỹ thuật pipeline (Giả sử chương trình trên khi thực thi
pipeline không gây ra stall hoặc harzards).
a) Xác định tốc độ xung nhịp (clock rate) tối đa có thể cấp cho bộ xử lý MIPS theo kiến
trúc A.
b) Xác định speedup giữa các kiến trúc A và B, C và D.
Bài 3:
Xét bộ xử lý thực hiện lệnh theo pipeline 5 giai đoạn.

Trang 1
CuuDuongThanCong.com

https://fb.com/tailieudientucntt


a) Xác định tất cả phụ thuộc dữ liệu (data dependency) trong đoạn chương trình sau.
Phụ thuộc nào trong các phụ thuộc trên có thể được giải quyết bằng kỹ thuật
forwarding?
add $s2,$s5,$s4
add $s4,$s2,$s5
sw

$s5,100($s2)

add $s3,$s2,$s4
b) Trong đoạn chương trình sau, thanh ghi nào được đọc trong chu kỳ clock thứ 5,
thanh ghi nào được ghi khi kết thúc chu kỳ clock thứ 5?
add $s1,$s2,$s3
add $s4,$s5,$s6


add $s7,$s8,$s0
add $t0,$t1,$t2
add $t3,$t4,$t5

Trang 2
CuuDuongThanCong.com

https://fb.com/tailieudientucntt


Bài giải
Bài 1:
Thanh ghi single precision là
1 1000 0101 10111000100000000000000
S=1
Ereal= E – bias = 133 – 127 = 6
Số thực là: 1.101110001 x 2^6 = -110.125
Bài 2:
a) Xác định tốc độ xung nhịp (clock rate) tối đa có thể cấp cho bộ xử lý MIPS theo kiến
trúc A.
Lệnh load có thời gian thực thi lâu nhất nên CC = thời gian thực hiện lệnh load
Lệnh load qua 5 giai đoạn: nạp lệnh + Thao tác trên register file (read) + thao
tác ALU + Bộ nhớ + Thao tác trên register file (write)
Thời gian = 150 + 30 + 40 + 150 + 30 = 400ps
CC = 400ps => Clock rate = 1/CC = 2.5GHz
b) Xác định speedup giữa các kiến trúc A và B, C và D.
Execution Time (A) = 400 * IC
Execution Time (B) = (0.15 * 400 + 0.1 *370 + 0.45 * 250 + 0.3 * 220) * IC =
275.5 * IC
=> speedup (B vs A) = 1.45
Execution Time (C) = CPI * IC * CC = (0.15 * 5 + 0.1 *4 + 0.45 * 4 + 0.3 * 3) * IC
* CC
= 3.85 * IC * CC
Với kiến trúc D, vì không có stall và harzards nên CPI = 1
Execution Time (D) = 1 * IC * CC
=> speedup (D vs C) = 3.85
Bài 3:
a) Xác định tất cả phụ thuộc dữ liệu (data dependency) trong đoạn chương trình sau.
Phụ thuộc nào trong các phụ thuộc trên có thể được giải quyết bằng kỹ thuật
forwarding?
add $s2,$s5,$s4
add $s4,$s2,$s5

# phụ thuộc lệnh 1 (vì S2)
Trang 3

CuuDuongThanCong.com

https://fb.com/tailieudientucntt


sw

$s5,100($s2) # phụ thuộc lệnh 1 (vì S2)

add $s3,$s2,$s4

# phụ thuộc lệnh 1 (vì S2)
# phụ thuộc lệnh 2 (vì S4)

Tất cả các phụ thuộc trên đều có thể giải quyết bằng kỹ thuật forwarding
b) Trong đoạn chương trình sau, thanh ghi nào được đọc trong chu kỳ clock thứ 5,
thanh ghi nào được ghi khi kết thúc chu kỳ clock thứ 5?
add $s1,$s2,$s3
add $s4,$s5,$s6
add $s7,$s8,$s0
add $t0,$t1,$t2
add $t3,$t4,$t5
Thanh ghi t1, t2 được đọc trong chu kỳ clock thứ 5
Thanh ghi s1 được ghi khi kết thức chu kỳ clock thứ 5

Trang 4
CuuDuongThanCong.com

https://fb.com/tailieudientucntt



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

Tải bản đầy đủ ngay

×